Ingénieur Senior en Conception RTL (Silicon Engineering)

Ce poste consiste à concevoir et développer des circuits intégrés (ASIC) de nouvelle génération pour les infrastructures spatiales et terrestres de Starlink, la constellation de satellites la plus avancée au monde. Le rôle implique l'évaluation des compromis architecturaux, la mise en œuvre du RTL en Verilog/System Verilog, l'intégration au niveau système et la collaboration avec des équipes pluridisciplinaires (systèmes, firmware, architecture, validation, etc.). L'ingénieur contribuera à l'expansion des performances et des capacités du réseau Starlink, en assurant une connectivité fiable dans des zones auparavant mal desservies. Les responsabilités incluent également la vérification complète des designs, la fourniture de contraintes temporelles et le support lors de la mise en œuvre physique et de la validation silicium.