Principal DFT Engineer (Silicon Engineering)

Ce poste consiste à diriger la mise en œuvre et l'optimisation des architectures de testabilité des circuits intégrés (DFT) pour les ASIC de nouvelle génération, destinés aux infrastructures spatiales et terrestres du projet Starlink. Le rôle implique la gestion des outils et méthodologies DFT, notamment l'insertion de scan, la compression/décompression logique, les tests mémoire (BIST) et les tests logiques. Le candidat travaillera en étroite collaboration avec des équipes pluridisciplinaires (systèmes, firmware, architecture, validation, ingénierie produit et implémentation ASIC) pour développer des puces permettant une connectivité mondiale, notamment dans des zones auparavant mal desservies. Les responsabilités incluent également le support aux tests post-silicium, l'évaluation de la préparation des designs pour l'insertion de scan, l'intégration et la vérification des infrastructures DFT, ainsi que l'automatisation des processus via des scripts (Perl, Python, Tcl, C++).